(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-74843

(43)公開日 平成10年(1998) 3月17日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所	
H01L	21/8234			H01L 2	7/08	102B		
	27/088			H03K 1	9/00	A		
	27/04			H01L 2	27/04	В		
	21/822		•			,		
H03K	19/00							
				審查請求	未蘭求	請求項の数7	OL (全23頁)	
(21)出願番号		特顧平9-162634		(71)出顧人	000003078			
		•			株式会社	土東芝		
(22)出顧日		平成9年(1997)6月19日			神奈川県	製川崎市幸区堀川	门町72番地	
				(72)発明者	金沢 ī	E 1		
(31)優先権主張番号		特順平8-170009			神奈川リ	队川崎市幸区堀)	町580番1号 株	
(32)優先日		平8 (1996) 6 月28日			式会社员	東芝半導体シス き	テム技術センター内。	
(33) 優先権主張国		日本 (JP)		(72)発明者	宇佐美	公良	•	
					神奈川リ	東川崎市幸区堀)	町580番1号 株	
					式会社员	東芝半導体シスタ	テム技術センター内	
				(74)代理人	弁理士	三好 秀和	(外3名)	
				-				
						,		

(54) 【発明の名称】 多電源集積回路および多電源集積回路システム

(57)【要約】

【課題】 セミカスタム設計手法により自動設計した場合に、信頼性の低下を招くことなくチップ面積の低減を図ることができる低消費電力多電源集積回路およびこれを用いたシステムを提供する。

【解決手段】 第1のnウェル73中に形成された第1の電源電圧(Voon)で動作する第1のp型MOSトランジスタ3と、第2のnウェル23中に形成され、第1の電源電圧より低い第2の電源電圧(Voon)で動作する第2のp型MOSトランジスタ5とを含む多電源集積回路であって、第1のウェルと第2のウェルとが境界線11を挟んで隣接し、第1および第2のnウェルに対し共に第1の電源電圧(Voon)を供給すべく構成されている。



【特許請求の範囲】

【請求項1】 第1の電源電圧を印加された第1のnウ ェルと、該第1のnウェルの最近接となる位置に配置さ れ、該第1の電源電圧を印加された第2のnウェルと、 該第1のnウェル中に形成され、該第1の電源電圧を印 加されたp[・]型ソース領域を有する第1のp型MOSト ランジスタと、該第2のnウェル中に形成され、該第1 の電源電圧より低い第2の電源電圧を印加されたp゚型 ソース領域を有する第2のp型MOSトランジスタとを 少なくとも含む多電源集積回路。

【請求項2】 第1の電源電圧を印加されたn型基板 と、該n型基板中に形成され、該第1の電源電圧を印加 されたp^{*}型ソース領域を有する第1のp型MOSトラ ンジスタと、該n型基板中に、該第1のp型MOSトラ ンジスタと隣接して形成され、該第1の電源電圧より低 い第2の電源電圧を印加されたp,型ソース領域を有す る第2のp型MOSトランジスタとを少なくとも含む多 電源集積回路。

【請求項3】 第1の電源電圧を印加された第1のp型 位置に配置され、該第1の電源電圧を印加された第2の p型半導体領域と、該第1のp型半導体領域中に形成さ れ、該第1の電源電圧を印加されたn・型ソース領域を 有する第1のn型MOSトランジスタと、該第2のp型 半導体領域中に形成され、該第1の電源電圧より高い第 2の電源電圧を印加されたn,型ソース領域を有する第 2のn型MOSトランジスタとを少なくとも含む多電源 集積回路。

【請求項4】 第1の電源電圧を印加された第1のnウ ェルと、該第1のnウェルの最近接となる位置に配置さ れ、該第1の電源電圧を印加された第2のnウェルと、 該第1のnウェル中に形成され、該第1の電源電圧を印 加されたp[†]型ソース領域を有する第1のp型MOSト ランジスタと、該第2のnウェル中に形成され、該第1 の電源電圧より低い第2の電源電圧を印加されたp,型 ソース領域を有する第2のp型MOSトランジスタとを 少なくとも含む集積回路と、

該集積回路に接続され、該第2の電源電圧を該第1の電 源電圧印加後に印加するための電源電圧制御回路、とを 少なくとも多電源集積回路システム。

【請求項5】 第1の電源電圧を印加された第1のnウ ェルと、該第1のnウェルの最近接となる位置に配置さ れ、該第1の電源電圧を印加された第2のnウェルと、 該第1又は第2のnウェルの最近接となる位置に配置さ れ、該第1の電源電圧を印加された第3のnウェルと、 該第1のnウェル中に形成され、該第1の電源電圧を印 加されたp・型ソース領域を有する第1のp型MOSト ランジスタと、該第2のnウェル中に形成され、該第1 の電源電圧より低い第2の電源電圧を印加された p・型 ンジスタと、該第3のnウェル中の形成され、該第1の 電源電圧より低い、第3の電源電圧を印加されたp・型 ソース領域を有する第3のp型MOSトランジスタとを 少なくとも含む集積回路と、

該集積回路に接続され、該第2および第3の電源電圧を 該第1の電源電圧印加後に印加するための電源電圧制御 回路、とを少なくとも含む多電源集積回路システム。

【請求項6】 第1の電源電圧を印加されたn型基板 と、該n型基板中に形成され、該第1の電源電圧を印加 されたp¹型ソース領域を有する第1のp型MOSトラ 10 ンジスタと、該n型基板中に該第1のp型MOSトラン ジスタと隣接して形成され、該第1の電源電圧より低い 第2の電源電圧を印加されたp・型ソース領域を有する 第2のp型MOSトランジスタとを少なくとも含む集積 回路と、

該集積回路に接続され、該第2の電源電圧を該第1の電 源電圧印加後に印加するための電源電圧制御回路、とを 少なくとも含む多電源集積回路システム。

【請求項7】 第1の電源電圧を印加されたn型基板。 半導体領域と、該第1のp型半導体領域の最近接となる 20 と、該n型基板中に形成され、該第1の電源電圧を印加 されたp¹型ソース領域を有する第1のp型MOSトラ ンジスタと、該n型基板中に該第1のp型MOSトラン ジスタと隣接して形成され、該第1の電源電圧より低い 第2の電源電圧を印加されたp,型ソース領域を有する 第2のp型MOSトランジスタと、該n型基板中に該第 1又は第2のp型MOSトランジスタと隣接して形成さ れ、該第1の電源電圧より低い第3の電源電圧を印加さ れたp^{*}型ソース領域を有する第3のp型MOSトラン シスタとを少なくとも含む集積回路と、

> 該集積回路に接続され、該第2および第3の電源電圧を 該第1の電源電圧印加後に印加するための電源電圧制御 回路、とを少なくとも含む多電源集積回路システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の電源電圧を 使用する多電源集積回路に係り、特に、信頼性の低下を 招くことなくチップ面積の低減を図ることができる多電 源集積回路およびこの多電源集積回路を用いたシステム に関する。

[0002]

【従来の技術】半導体集積回路が大規模になるにつれ て、人手によってすべてを設計することが困難となり、 コンピュータによる自動設計であるセミカスタム設計手 法が一般的に利用されるようになってきている。このセ ミカスタム設計手法とは、標準の基本回路(論理セル) を予め複数準備し、これらの論理セルをコンピュータに より自動設計して希望の回路を開発する手法であり、そ の代表例としてゲートアレイ方式やスタンダードアレイ 方式がある。例えば、図30に示すゲートアレイ方式 MOSトランジスタ領域を有する第2のp型MOSトラ 50 は、半導体チップ101上に、NAND、NOR、NO

Tなどの基本論理回路を作るための基本セル(ベーシッ クセル) 103が何列も整然と並べられ、各セル列(ロ ウ) 105の間には各基本セル103間を結ぶための配 線の通路(配線チャネル)107が設けられている。ゲ ートアレイ方式においてはこれら基本セルを予め用意し ておき、この上の配線層のパターンをユーザの要求に合 わせて設計し、配線接続だけを行うことにより目的の回 路を短期間に開発することができるものである。また、 基本セル103は、例えば、図31に示すように、複数 のp型MOSトランジスタとn型MOSトランジスタを 10 構成するためのソース・ドレイン領域74、75、7 6,77およびポリシリコン領域71からなり、これら のトランジスタを図32に示すように配線接続すること により基本論理回路を構成する。

【0003】図31において隣接する2個の基本セル1 03を基本セル103aおよび103bとして示してい る。各基本セル103a, 103bはそれぞれp*ソー ス/ドレイン領域74、75、n*ソース/ドレイン領 域76、77、およびゲートポリシリコン領域71とか れ2個のnMOSトランジスタla、1b及び2個のp MOSトランジスタ2a、2bとから成る2つの基本セ ル103a, 103bが、p*型コンタクト領域79, n. 型コンタクト領域78を挟むようにその上下に配設 されて1つのブロックを構成している。ゲートアレイ方 式のレイアウトにおいては、図31に示すように配線層 を設計する場合の基礎となる配線チャネル格子が基本セ ル103a,103bの上に規定されている。図31で は、X方向にX0~X11の12本、Y方向にY0~Y 6の7本の線からなる格子を示したが、このような配線 チャネル格子に沿って金属配線やコンタクトホールのレ イアウトが決定される。

【0004】図32は図31に示すゲート基本セルの上 部に金属配線を配置したレイアウトを示す。図32に示 す金属配線は図33にその等価回路を示す4入力NAN Dを構成する場合のパターンであり、配線チャネル格子 に沿って形成されている。 縦方向の金属配線 (VDD電 源供給線85a,VSS電源供給線85b)及び横方向 の金属配線 (接続配線86) がそれぞれのトランジスタ 1 a . 1 b . 2 a . 2 b の所定の部分を互いに接続し、 配線することにより、4入力(A、B、C、D)のNA NDゲート(乙出力)が構築されている。

[0005]

【発明が解決しようとする課題】半導体集積回路の集積 密度が増大するにつれ、ますます低消費電力性が要求さ れて来ている。一般に電源電圧を下げれば低消費電力化 は可能である。しかしながら、一律に電源電圧を下げれ ば、回路の動作速度が遅くなってしまう。半導体集積回 路中には種々の論理回路やゲートが含まれており、半導 体チップ上には、高速性が要求されるセルと比較的高速 50

性が要求されないセルが混在していることが多い。した がって高速性が要求されるセルやゲートを高電位電源電 圧(Voon)で駆動し、高速性があまり要求されないセ ルやゲートを低電位電源電圧(Vool)で駆動すれば、 全体としての高速性を維持しながら、半導体集積回路の 低消費電力化が図られる。

【0006】このような設計思想のもとで、本発明者ら は多電源集積回路を検討した。しかしながら、複数の電 源電圧、たとえば高電位電源電圧(V....)と低電位電 源電圧(Vnn,)とから成る2つの電源電圧を用いる多 電源集積回路を設計した場合は、以下に述べるように、 電源電圧が一つである場合と比較してチップ面積が増大 するという不具合があるが生じることを見い出した。図 34は、本発明の前段階として本発明者らが検討した、 ゲートアレイ方式の2電源集積回路の断面図である。図 34に示すように、この多電源集積回路は、p型基板1 上に高電位基本セル(Voon セル)を構成するp型MO Sトランジスタ3と低電位基本セル(V。」、セル)を構 成するp型MOSトランジスタ115とが高電位基本セ ら構成されている。すなわち、図31においてはそれぞ 20 ルと低電位基本セルとの境界線111を挟んで隣接して 配置されている。そして、高電位電源電圧(Vaca)で 動作するp型MOSトランジスタ3は、ゲートとなるゲ ート電極71と、nウェル73中に形成されたドレイン となるp゚型拡散層75とソースとなるp゚型拡散層7 4と、nウェル73に高電位電源電圧(Voon)を供給 するためのn,型コンタクト領域78とを有している。 同様に、低電位電源電圧(Vool)で動作するp型MO Sトランジスタ115は、ゲートとなるゲート電極17 と、nウェル133中に形成されたドレインとなるp* 型拡散層19とソースとなるp*型拡散層131と、n ウェル133に低電位電源電圧(Vool)を供給するた めのn[・]型コンタクト領域135とを有している。ここ で、CMOS回路においては、通常、n型MOSトラン ジスタのソースを接地電位(GND)とし、p型MOS トランジスタのソースおよび「基板」(ここで「基板」 は等価回路表現におけるシンボル化されたMOSトラン ジスタの基板端子を意味し、現実の構造では、たとえば ウェル構造である場合にはnウェルが該当することはも ちろんである) には、動作させる電源電圧 (V。。) を接 40 続するので、高電位電源電圧で動作するp型MOSトラ ンジスタ3と低電位電源電圧で動作するp型MOSトラ ンジスタ115とはそれぞれ異なるnウェル上に形成す る必要がある。そのため、上述したように、p型MOS トランジスタ3とp型MOSトランジスタ115とは別 個のnウェル73、133上に形成され、p型MOSト ランジスタ3のnウェル73には高電位電源電圧(V oom)が、p型MOSトランジスタ115のnウェル1 33には低電位電源電圧(V。。。)がそれぞれ接続され ることとなる。

【0007】ところが、このことは、結果的には、nウ

ェル73とnウェル133との間に (Vpon - Vpon) 分の電圧を印加することになるので、これら2つのnウ ェル間の距離によっては、図34中にAで示す箇所にお いて、nウェル73からnウェル133への電荷の注入 を引き起こしてしまうのである(キャリアとして電子に 着目すれば、電子はnウェル133からnウェル73へ 注入されることはもちろんである)。そして、この電荷 (キャリア) 注入は、回路の信頼性を低下させる要因と なるものである。

【0008】そこで、この電荷注入の抑制を図るため に、図35に示すように高電位電源で動作するp型MO Sトランジスタ3からなる基本セル(高電位基本セル) 103Hと低電位電源で動作するp型MOSトランジス タ115からなる基本セル(低電位基本セル)103L を一定の距離だけ離す方法が考えられる。しかし、この ことは、実質的に、図35に示すように、基本セル10 3H, 103Lを横方向に大きくした(図35中矢印で 示す方向に大きくした)基本セル103H´、103L 「を設けたことと等価となり、半導体チップ101のチ ップ面積の増大を招く原因となるものである。図35に 示すようなチップ面積の増大を回避するために高電位電 源系の共通 n ウェルと低電位電源系の共通 n ウェルを一 定の距離だけ離間して設け、それぞれの共通nウェルに 複数の高電位基本セルから成るセルアレイおよび複数の 低電位基本セルからなるセルアレイを配置することも考 えられる。しかしこの場合は具体的な回路を構成するた めには一方の共通nウェル中の個別の基本セルから他方 の共通nウェル中の個別の基本セルへの配線が必須とな るため、この配線長が長くなる。回路が複雑となり配線 数が増えればますます配線用のスペースも増大すること となる。又、配線長が長くなることは配線による信号遅 延の問題も生じて来る。

【0009】以上説明したように、多電源集積回路を上 記セミカスタム設計手法により設計した場合、信頼性を 確保するためにはチップ面積の増大を招くことが本発明 らの検討により見い出された。

【0010】本発明は上記事情に鑑みて成されたもので あり、その目的は、セミカスタム設計手法により自動設 計した場合に、信頼性の低下を招くことなくチップ面積 の低減を図ることができる低消費電力の多電源集積回路 40 を提供することである。

【0011】本発明の他の目的は集積密度の向上が容易 でしかも全体としては髙速動作可能なセミカスタム多電 源集積回路を提供することである。

【0012】本発明のさらに他の目的は、高速、低消費 電力、高集積密度の多電源集積回路を含む回路システム であって、信頼性が高い回路システムを提供することで

【0013】本発明のさらに他の目的は、多電源集積回 路のチップ面積の低減化又は集積密度の向上が容易で、

システム設計の容易な回路システムを提供することであ

[0014]

【課題を解決するための手段】上記目的を達成するため に、本発明の半導体集積回路は、第1の電源電圧を印加 された第1のnウェル: この第1のnウェルの最近接と なる位置に配置され、第1の電源電圧を印加された第2 のnウェル;第1のnウェル中に形成され、第1の電源 電圧を印加されたp・型ソース領域を有する第1のp型 10 MOSトランジスタ:および、第2のnウェル中に形成 され、第1の電源電圧より低い第2の電源電圧を印加さ れたp[†]型ソース領域を有する第2のp型MOSトラン ジスタとを少なくとも有する多電源集積回路であること を第1の特徴とする。具体的には第1の電源電圧(高電 位電源電圧Voom)で動作する第1のp型MOSトラン ジスタを含む高電位基本セルと、高電位電源電圧より低 い第2の電源電圧(低電位電源電圧V....)で動作する 第2のp型MOSトランジスタを含む低電位基本セルと をセミカスタムLSIのセル列等の形で備えた多電源集 積回路において、高電位基本セルと低電位基本セルとの 境界線を挟んで第1のp型MOSトランジスタが形成さ れた第1のnウェルと、この第1のnウェルに最近接の 位置に隣接する第2のp型MOSトランジスタが形成さ れた第2のnウェルの電位が共に高電位電源電圧である ことを特徴とする。周知のようにMOSトランジスタの ソース領域とドレイン領域とは対称に出来ており、一般 にソース領域とドレイン領域とは入れ換えることができ る。したがってととで言う「p・型ソース領域」とはp 型MOSトランジスタの一方の主電極の意に解すべきで ある。すなわちp型MOSトランジスタの一方の主電極 であって電源電圧を印加される側の電極領域をことで 「p・型ソース領域」と呼んでいる。

【0015】上記構成によれば、第2のnウェルにも第 1の電源電圧(高電位電源電圧)を供給するようにして いるので、第1のnウェルと第2のnウェルとの間には 電位差は生じず、従って、第1 および第2のnウェル間 の電荷注入は抑制され、回路の信頼性を向上させること ができる。また、かかる電荷注入を考慮することなく各 nウェルを近接して配置することができるので、ゲート アレイ等を構成するセル列が横方向に縮小され、従っ て、チップ面積の縮小を図ることができる。さらに、第 1のnウェルと第2のnウェルとを接触して一体とし、 共通のnウェルを形成してもよい。すなわちゲートアレ イにおける同一のセル列の第1のp型MOSトランジス タと第2のp型MOSトランジスタを共通のnウェル内 に形成し、この共通のnウェルの電位を高電位電源電圧 としてもよい。共通のnウェルを用いることによって、 より一層セル列が横方向に縮小され、チップ面積の縮小 をさらに図ることができる。また、第1のp型MOSト 50 ランジスタと第2のp型MOSトランジスタを直接n型 基板上に形成することも可能である。

【0016】また、以上の構成によれば第2のp型MO Sトランジスタのp・型ソース領域と第2のnウェル間 には一定の電位差が発生し、基板バイアス効果が生じ る。この場合第2のp型MOSトランジスタのしきい値 電圧を、第2のp型MOSトランジスタの動作時に生じ る基板バイアス効果分を見込んで決定すれば、第2のp 型MOSトランジスタの動作時に生じる基板バイアス効 果によるしきい値電圧の絶対値の増加を相殺することが できるので、第2のp型MOSトランジスタの信号遅延 10 を防ぐことができ、それにより、回路の動作速度を向上 させることができる。なお、本発明の第1の特徴におい て第1の電源電圧を印加された第3のnウェル中に第1 の電源電圧より低い第3の電源電圧を印加された p・型 ソース領域を有する第3のp型MOSトランジスタをさ らに加えてもよい。第1, 第2, 第3のnウェルを連続 して形成して共通のnウェルを形成することもできる。 第1、第2、第3のp型MOSトランジスタを共通のn ウェル中に形成するかわりに、これらのp型MOSトラ ンジスタをn型基板中に形成してもよい。この場合もセ 20 ル列が横方向に縮小されるので、チップ面積の縮小化、 あるいは集積密度の向上を図ることができる。第3の電 源電圧は第2の電源電圧よりも低くしてもよい。

【0017】本発明の第2の特徴は上記第1の特徴で述 べた多電源集積回路と、この多電源集積回路に供給する 電源電圧の供給順序を規定する電源電圧制御回路とを少 なくとも含む回路システムである。すなわち本発明の第 2の特徴に用いる多電源集積回路は第1の電源電圧を印 加された第1のnウェル;第1のnウェルの最近接とな る位置に配置され、第1の電源電圧を印加された第2の nウェル:第1のnウェル中に形成され、第1の電源電 圧を印加されたp・型ソース領域を有する第1のp型M OSトランジスタ: および第2のnウェル中に形成さ れ、第1の電源電圧より低い第2の電源電圧を印加され たp・型ソース領域を有する第2のp型MOSトランジ スタ;とを少なくとも含んでいる。また、本発明の第2 の特徴に用いる電源電圧制御回路はこの多電源集積回路 に接続され、第2の電源電圧を第1の電源電圧印加後に 印加するような順序制御機能を有した制御回路である。 【0018】本発明の第2の特徴によれば第2のp型M

【0018】本発明の第2の特徴によれば第2のp型MOSトランジスタに高電位電源電圧を印加した後に低電位電源電圧を印加した後に低電位電源電圧を印加するようにハードウェアとして構成されているので多電源集積回路を利用したシステムを構成する際に、2つの電源電圧の印加順序を改めて規定する必要がなく、従って、システム設計を容易とすることができる。多電源集積回路として第1の電源電圧(高電位電源電圧),第2の電源電圧(中電位電源電圧),および第3の電源電圧(低電位電源電圧)を印加する半導体集積回路とし、電源電圧制御回路を第1,第2,第3の電源電圧の印加順序制御機能を有するようしてもよいこ

とはもちろんである。第2の電源電圧として低電位電源 電圧、第3の電源電圧として中電位電源電圧を選択して もよい。また電源電圧制御回路を同一半導体チップ上に 集積化してもよい。

【0019】なお、本発明は第1のn型MOSトランジ スタからなる第1の基本セルと、第2のn型MOSトラ ンジスタからなる第2の基本セルとを隣接して配置し、 第1の基本セルの形成されているpウェル(第1のp型 半導体領域)と第2の基本セルの形成されているpウェ ル (第2のp型半導体領域) に共に低電位電源電圧 (第 1の電源電圧)を供給するようにしてもよい。この場合 は第2のn型MOSトランジスタのn・ソース領域には 髙電位電源電圧(第2の電源電圧)が印加される。独立 のp型半導体領域を2つ設けるのではなくこれらを接触 して一体とし共通のpウェルを構成し、この共通のpウ ェル中に第1および第2の基本セルを配置してもよい。 p型半導体領域はpウェルに限られず、p型基板中のp 型半導体領域でもよい。すなわち、p型基板中に第1及 び第2の基本セルを隣接して配置してもよい。 n型MO SトランジスタがCMOSを構成している場合は第1お よび第2の基本セルは、それぞれ高電位基本セルおよび 低電位基本セルとなる。一方、n型MOSトランジスタ がnMOS回路の負荷側の素子であれば、第1および第 2の基本セルは、それぞれ低電位基本セルおよび高電位 基本セルとなる。

[0020]

30

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。以下の第1~第6の実施の形態の説明においては、同一又は類似の部分には同一又は類似の符号を付し、重複する部分の説明は省略、又は簡略化している。また半導体装置の説明では一般的であるが、これらの図面は模式図であり、縦と横との比率、あるいは図面相互間の比率等は現実のものとは異なる表現が含まれていることに留意すべきである。特に多層構造からなる半導体装置の各層の膜厚の比率を現実のものとして表現するは極めて困難であり、図示された膜厚は便宜上のものである。したがって、これらの図面は多義に解釈することが可能である。

【0021】(第1の実施の形態)図1は、ゲートアレイ方式により設計した本発明の第1の実施の形態に係るCMOS多電源集積回路の一部を示す等価回路で、図2は図1中のp型MOSトランジスタ3,5のみを示した平面図で、図3は図2のI-I方向から見た断面図である。簡単化のため、ここでは多電源集積回路として2つの電源電圧(高電位電源電圧(V_{001})と低電位電源電圧(V_{001})を用いる回路の場合について説明する。たとえば $V_{001}=5$ V、 $V_{001}=3$ 3 V、あるいは $V_{001}=3$ 3 V、高電位電源電圧の形態に係るCMOS多電源集積回路は、高電位電源電圧

(Voon) で動作する高電位基本セル (Voon セル) を 構成するp型MOSトランジスタ3とn型MOSトラン ジスタ7からなるCMOSと低電位電源電圧(Vaca) で動作する低電位基本セル(Vool セル)を構成するp 型MOSトランジスタ5とn型MOSトランジスタ9か らなるCMOSとで構成されている。そして図2に示す ように高電位基本セルと低電位基本セルとが、その境界 線111を挟んで隣接して配置されている。第1の電源 電圧となる高電位電源電圧(Voon)を供給する高電位 電源電圧供給線27bとこれと一定の距離を保った第2 10 の電源電圧となる低電位電源電圧(V。。) を供給する 低電位電源電圧供給線27aとが高電位基本セル及び低 電位基本セルの上部を貫通して配置されている。各電源 電圧供給線からp型MOSトランジスタ5のp・型ソー ス領域21への電源電圧の供給は、図2に示すように、 層間絶縁膜の中に設けられるコンタクトホール29aを 介してp^{*}型ソース領域21と低電位電源電圧供給線2 7 a とを接続することにより行われる。 高電位基本セル の第1のp型MOSトランジスタ3が形成されている第 1のnウェル73と低電位基本セルの第2のp型MOS トランジスタ5が形成されている第2のnウェル23と は別個に設けられているが、この2つのnウェルは高電 位電源電圧供給線27bを介して互いに同電位となるよ うに接続されている。すなわち第2のnウェル23中の 第2のn[・]型コンタクト領域25上に開孔されたコンタ クトホール29b, および第1のnウェル73中の第1 のn・型コンタクト領域78上に開孔されたコンタクト ホール29cを介して互いに接続されている。 コンタク トホール29cは第1のn、型コンタクト領域78の上 部から、p・型ソース領域74の上部に延びて形成さ れ、一つのコンタクトホールで両者へのオーミックコン タクトを実現している。またp・型ドレイン領域19, 75の上部に設けられたコンタクトホール29e、29 fを介してp^{*}型ドレイン領域19,75がn型MOS トランジスタ9、7のn、型ドレイン領域と接続される べく、信号配線27e,27fが形成されている(n型 MOSトランジスタ9、7は、図2では図示を省略して いるが、図2の下方に位置することになる)。

【0022】図3の断面図に示されるように第1のp型 MOSトランジスタ3は、ゲートとなるポリシリコンゲ ート電極71と、ドレイン領域となるp*型拡散層75 と、ソース領域となるp'型拡散層74と、第1のnウ ェル73に電源電圧を供給するための第1のn・型コン タクト領域78とを有している。同様に、第2のp型M OSトランジスタ5は、ゲートとなるポリシリコンゲー ト電極17と、ドレイン領域となるp・型拡散層19 と、ソース領域となるp・型拡散層21と、第2のnウ ェル23に電源電圧を供給するための第2のn・型コン タクト領域25とを有している。第1, 第2のnウェル 73, 23の周辺部にはフィールド酸化膜91が形成さ 50

れ、フィールド酸化膜91が形成されていない部分、す なわちフィールド酸化膜の窓部によりそれぞれのトラン ジスタ領域が画定されている。ボリシリコンゲート電極 71, 17, フィールド酸化膜91等の上部にはSiO 、膜、PSG膜、BPSG膜等から成る層間絶縁膜92 が形成されている。ことまでは、本発明の前段階とじて 本発明者らが検討した図34に示す多電源集積回路の構 成と基本的には同様である。しかし、本発明の第1の実 施の形態においては、低電位基本セルを構成する第2の p型MOSトランジスタ5が形成された第2のnウェル 23に低電位電源電圧(Vpol)を供給せずに、コンタ クトホール29bを介して第2のn*コンタクト領域2 5と高電位電源電圧供給線27bとを互いにオーミック 接触させ高電位電源電圧(Voon)を供給しており、と の点が、図34に示した構成とは異なる。まさに、との 点が本発明の特徴なのであり、図1,2および3に示す 構成により、図34に示した構成で問題となった2つの nウェル間の電荷注入を抑制することができる。したが って回路の信頼性が向上し、同時にチップ面積の増大を 防ぐことができる。

【0023】すなわち、本発明の第1の実施の形態にお いては、高電位基本セルを構成する第1のp型MOSト ランジスタ3が配置された第1のnウェル73及び低電 位基本セルを構成する第2のp型MOSトランジスタ5 が配置された第2のnウェル23の両方に高電位電源電 圧(Vnon)を供給することにより2つのnウェルを同 電位としている。つまり、第1, 第2のnウェル73, 23間の電位差が無いのでとの2つのnウェル間の電荷 注入が抑制されている。このため、高電位基本セルと低 電位基本セルを図34に示すように一定間隔で離して、 との間の電気的抵抗を高くする必要は無いので、両者を 近接して配置し、チップ面積の低減を図ることができる のである。

【0024】図3において、高電位基本セルを構成する 第1のp型MOSトランジスタ3に対しては、その電源 電圧である高電位電源電圧(Voon)がp・型ソース領 域74に印加されるので、この点では図34と同様であ る。一方、低電位基本セルを構成する第2のp型MOS トランジスタ5 においては、第2 のn ウェル23 には本 来の電源電圧である低電位電源電圧(Vool)が印加さ れずに、高電位電源電圧(Voom)が印加されることと なるので、p'型ソース領域21と第2のnウェル23 との間には電位差が生じることになる。しかしながら、 この電位差は、p・型ソース領域21と第2のnウェル 23との間に形成されるダイオード (pn接合) Bにと っては逆バイアスとなるので、この電位差によってp・ 型ソース領域21-第2のnウェル23間に電流が流れ ることはなく、従って、第2のp型MOSトランジスタ 5の動作には何ら影響を及ぼすことはない。

【0025】(第2の実施の形態)図4は本発明の第2

の実施の形態に係るCMOS多電源集積回路のp型MO Sトランジスタ側のみを示す断面図である。この多電源 集積回路は、第1の実施の形態と同様に2つの電源電圧 (高電位電源電圧(Voon)と低電位電源電圧

(Vool))を用いる回路である。第1の実施の形態で 説明したように本発明は髙電位側,低電位側の各nウェ ルに供給される電源電圧を同一の高電位電源電圧とする ことをその特徴のひとつとしている。したがって図4に 示すように高電位側、低電位側のnウェルを一つのnウ ェル53とすることができる。つまり第1の実施の形態 10 における第1および第2のnウェル間の距離がゼロにな った極限が本発明の第2の実施の形態である。第1およ び第2のnウェルが接触して一体のnウェル53を形成 していると考えればよい。したがって本発明の第2の実 施の形態においては隣接して配置された第1のp型MO Sトランジスタ3と第2のp型MOSトランジスタ5、 あるいは隣接して配置された高電位基本セルと低電位基 本セルとを第1の実施の形態に示した集積回路と比べて 一層近接して配置することが可能となる。

【0026】図4に示すように、本発明の第2の実施の 形態に係る多電源集積回路は、p型基板1上に共通のn ウェル53を形成し、このnウェル53内に高電位電源 電圧(Voon)で動作する高電位基本セル(Voon セ ル)を構成する第1のp型MOSトランジスタ3と低電 位電源電圧(V。。、)で動作する低電位基本セル(V。。 、セル)を構成する第2のp型MOSトランジスタ5と が境界線111を挟んで隣接して配置されている。共通 のnウェル53は共通のnウェル53に電源電圧を供給 するためのn、型コンタクト領域55を備えている。そ して、第1のp型MOSトランジスタ3は、ポリシリコ ンゲート電極71、p*型ドレイン領域75 およびp* 型ソース領域74とを有している。また同様に、第2の p型MOSトランジスタ5は、ポリシリコンゲート電極 17、p*型ドレイン領域19、およびp*型ソース領 域21とを有している。

【0027】そして、例えば、図5に示すように、(図 4では図示を省略した)層間絶縁膜の中に設けられるコ ンタクトホール29bを介してnウェル53上に形成さ れたn・型コンタクト領域55とVoom 電源電圧供給線 27bとを接続することにより高電位電源電圧がnウェ ル53に供給される。p・型ドレイン領域75は信号配 線81bを介してn型MOSトランジスタのn¹型ドレ イン領域275に接続され、p・型ドレイン領域19は 信号配線81aを介してn型MOSトランジスタのn・ 型ドレイン領域219に接続されている。

【0028】本発明の第2の実施の形態においては、高 電位基本セルを構成する第1のp型MOSトランジスタ 3と低電位基本セルを構成する第2のp型MOSトラン ジスタ5が共に共通のnウェル53に形成され、このn

で図34で問題となった2つのnウェル間の電位差は本 来的に存在していない。したがってnウェル間の電荷注 入の問題もなく、高電位基本セルと低電位基本セルをさ らに近接して配置し、チップ面積の低減を図ることがで

12

【0029】本発明の第2の実施の形態においては、一高 電位基本セルを構成する第1のp型MOSトランジスタ 3のソース電圧に等しい高電位電源電圧(Vop,)が共 通のnウェル53に印加されているので、高電位基本セ ルに関しては各部のポテンシャル分布は通常のp型MO Sトランジスタと同じである。一方、低電位基本セルを 構成する第2のp型MOSトランジスタ5においては、 そのソース電圧である低電位電源電圧(V。。。)ではな く、高電位電源電圧(Vppp)が共通のnウェル53に 印加されることとなるので、p*型ソース領域21と共 通のnウェル53との間には電位差が生じることにな る。しかしながら、この電位差は、p・型ソース領域2 1とnウェル53との間に形成されるダイオード(pn 接合)Bにとっては逆バイアスとなるので、この電位差 20 によってp^{*}型ソース領域21-nウェル53間に電流 が流れることはなく、従って、p型MOSトランジスタ 5の動作には何ら影響を及ぼすことはないのである。 【0030】さらに、前述した第1および第2のnウェ ルを連続して形成し、nウェルを一つとすることをさら に発展して考えれば、必ずしもnウェルを形成する必要 はなくなる。つまり、図6に示すように n型基板 11上 に直接第1 および第2のp型MOSトランジスタ3,5 を形成することも可能となる。なお、図5においては、 すべての電源供給線27a,27b,27gがゲートア レイを構成している各基本セル上に設けられているが、 図7に示すように低電位電源供給源27aを縦方向に引

えることなくそのまま利用することができる。 【0031】(第3の実施の形態)次に、図8~11を 用いて本発明の第3の実施の形態に係るCMOS多電源 集積回路について説明する。第1および第2の実施の形 態と同様にCMOSを構成するトランジスタのうちp型 MOSトランジスタ側の構造のみについて説明する。本 発明の第3の実施の形態は、第1又は第2の実施の実施 の形態で説明した多電源集積回路において、低電位電源 電圧で動作する第2のp型MOSトランジスタのしきい 値電圧Vthを予め所定値だけ低く設定しておくことによ り、第2のp型MOSトランジスタにおける信号遅延を 少なくし、それにより、回路の動作速度を向上させるも のである。すなわち、前述した図2および図3等に示す 第2のp型MOSトランジスタ5において、その動作時 ウェル53に髙電位電源電圧(V。。。)を供給している 50 ではソース電圧V。=V。。 . nウェル電圧V。=V

き出しこの低電位電源供給線27aを配線チャネル10 7に配置することも可能である(配線チャネル107は

図30も参照されたい)。したがって、従来技術で用い

られているゲートアレイの基本セルに何ら設計変更を加

opu であることから、ソース-nウェル間の電圧Ves= Voor - Voor (>0) となる。従って、この第2のp 型MOSトランジスタ5には「基板バイアス効果」が生 ずることとなる。ここで、「基板バイアス効果」とは、 一般に、MOSトランジスタのソースと基板(ウェル構 造である場合にはそのウェル)の間に逆バイアスを印加 したときに、しきい値電圧Vtoの絶対値がその逆バイア ス電圧値に応じた分だけ上昇する効果をいう。基板バイ アス効果により、第2のp型MOSトランジスタ5にお いても、そのしきい値電圧V、か上記V。s=V。on-V 。。、 に応じた分だけその絶対値が上昇する。 つまり、第 2のp型MOSトランジスタ5のしきい値電圧Vthは基 板バイアス効果により負方向に増大することになる。こ のしきい値電圧Vょりの絶対値の増大は、同じ電源電圧で 比較すれば、ドレイン電流の減少を招くこととなり、そ の結果、信号の伝達時間を長くしてしまうのである。

【0032】このため、本発明の第3の実施の形態は、上記V. により上昇するしきい値電圧V. の絶対値の上昇分を予め見積もり、その見積もった値だけその絶対値が小さくなるようにしきい値電圧V. を設定した構造を用いている。つまり、基板パイアス効果によるしきい値電圧V. の絶対値の上昇を相殺し、ドレイン電流の減少が生じない構造としているので信号遅延時間を短くすることが可能となり、従って、回路の動作速度を向上させることができるのである。

【0033】図8は本発明の第3の実施の形態に係る多 電源集積回路の具体的構造を示す断面図である。この多 電源集積回路は、第1の実施の形態と同様に2つの電源 電圧(高電位電源電圧(Vpon)と低電位電源電圧(V 。。。)) を用いる回路である。図8に示すように р型シ リコン (100) 基板1の上部に第1, 第2のnウェル 73,23が形成されている。フィールド酸化膜91が 除去された、フィールド酸化膜の窓部により2つのトラ ンジスタ領域が画定され、この2つのトランジスタ領域 に高電位基本セルを構成する第1のp型MOSトランジ スタ3のp* ドレイン領域75、p* ソース領域74、 および低電位基本セルを構成する第2のp型MOSトラ ンジスタ61のp* ドレイン領域19、p* ソース領域 21がそれぞれ形成されている。 さらにソース・ドレイ ン領域の間のチャネル領域の上部に形成されたゲート酸 化膜の上にポリシリコンゲート電極71,17が形成さ れている。フィールド酸化膜91 およびポリシリコンゲ ート電極71、17の上部にはSiO、膜、PSG膜、 BPSG膜等の層間絶縁膜92が堆積されている。図8 に示した層間絶縁膜92の上面は凹凸があるが、この上 面は必要があれば化学的機械研磨(СМР)法等により 平坦化してもよい。この層間絶縁膜92の上部にはA 1, Al-Si, Al-Cu-Si等からなる高電位電 源電圧供給線27 bが形成されている。層間絶縁膜92 中に形成されたコンタクトホール29b,29cを介し 50 14

てnウェル23,73には高電位電源電圧(Voom)が 印加される。図示を省略しているが、p*ドレイン領域 75.19は所定のコンタクトホールを介して所定の金 属配線によりn型MOSトランジスタのn゚ 型ドレイン 領域に接続されている。又、p:型ソース領域21には 低電位電源電圧供給線が接続されている。本発明の第3 の実施の形態においては、第2のp型MOSトランジス タ61のしきい値電圧V.,の絶対値を低くするために、 ポリシリコンゲート電極17の直下にイオン注入を行な いしきい値を制御している。図8に示すように第2のp 型MOSトランジスタ61のチャンネル領域59にnウ ェル23と反対の導電型であるp型不純物(ホウ素(11 B・)等)イオンを所定のドーズ量を選定して、所定の エネルギーでイオン注入することにより、しきい値電圧 V.,の絶対値を目的の値にまで低下させることができ る。また、その他の方法としては、図9に示すように低 電位基本セルを構成する第2のp型MOSトランジスタ 62のゲート長を高電位基本セルを構成する第1のp型 MOSトランジスタ3に比して短くしてもよい。

【0034】図10および11は共通のnウェル53中に低電位基本セルを構成する第2のp型MOSトランジスタ63,64、高電位基本セルを構成する第1のp型MOSトランジスタ3を形成した場合である。図10はコンタクトホール29 bを介して、図11ではコンタクトホール29 bを介して、図11ではコンタクトホール29 bを介して、図10に示すように第2のp型MOSトランジスタ63のゲート酸化膜99の厚さを第1のp型MOSトランジスタ3のゲート酸化膜98の厚さに比して薄くしてもよい。又、図11に示すように第2のp型MOSトランジスタ64のゲート幅を第1のp型MOSトランジスタ3のゲート幅より長くしてドレイン電流の低下を補償してもよい。

[0035]図12および13は本発明の第3の実施の 形態の他の変形例に係る多電源集積回路の断面図で、n 型基板11上に第1および第2のp型MOSトランジス タ3, および65, 66を形成した場合である。図12 においては第2のp型MOSトランジスタ65のゲート 長を第1のp型MOSトランジスタ3のゲート長より短 くしてゲートしきい値電圧V., を調整している。図13 においては第2のp型MOSトランジスタ66のゲート 酸化膜99の厚さを第1のp型MOSトランジスタ3の ゲート酸化膜98の厚さよりも薄くしてゲートしきい値 電圧を調整している。このように低電位セル側となる第 2のp型MOSトランジスタのゲートしきい値電圧を高 電位セル側となる第1のp型MOSトランジスタのゲー トしきい値電圧に対して調整することにより信号遅延を 防止し、回路の動作速度の向上をはかることができる。 [0036] (第4の実施の形態)次に、本発明の第4 の実施の形態に係る多電源集積回路システムについて説 明する。本発明の第4の実施の形態は、第1~第3の実

施の形態で説明した多電源集積回路において、低電位電源電圧で動作するp型MOSトランジスタに印加される2つの電源電圧(高電位電源電圧(Voom)と低電位電源電圧(Voom))が常に一定の順序で印加されるように構成している。すなわち、図14に示す第2のp型MOSトランジスタ5において、2つの電源電圧の立ち上がりに時間差が発生し、第2のp型MOSトランジスタ5のp・ソース領域21にのみ低電位電源電圧

 (V_{oot}) が印加され、第2のnウェル23には高電位電源電圧 (V_{oon}) が未だ印加されていない状態が生じた場合、 p^+ ソース領域-nウェル間には順バイアスが印加されることになる。この順バイアスは、 p^+ ソース領域-nウェル間に電流を流し、第2のp型MOSトランジスタ5の誤動作を招く原因となるものであり、従って、システム設計者は、かかる状態が発生しないように、2つの電源電圧 (V_{oon}, V_{oot}) を印加する順序を考慮してシステムを構築する必要が生じ、システム設計が類雑となる。

【0037】しかし、本発明の第4の実施の形態では、 p'ソース領域-nウェル間に順バイアスが印加される ことがないように、図15(a)に示すように、外部か ら供給される高電位電源電圧(Voom)と低電位電源電 圧(V。。。)を電源電圧制御回路33を介して半導体チ ップ1上に設けられた高電位電源電圧パッド35及び低 電位電源電圧パッド37のそれぞれに接続している。つ まり、電源電源制御回路33により、半導体チップ1 に、常に、最初に第1の電源電圧となる高電位電源電圧 を印加し、その後に第2の電源電圧となる低電位電源電 圧を印加するように制御を行うことにより、上述したよ うなp・ソース領域-nウェル間に順バイアスが印加さ れることを防いでいる。従って、システム設計者は2つ の電源電圧の印加順序を考慮する必要はなく、容易にシ ステムの設計を行うことができる。ここで、電源電圧制 御回路33としては、例えば、上記の順序制御機能を持 ったDC-DCコンパーターを利用することができる。 【0038】図15(b)は本発明の第4の実施の形態 の半導体集積回路システムの変形例の模式図で、電源電 圧制御回路33に外部から高電位電源電圧のみを供給し ている。電源電圧制御回路33としてDC-DCコンバ ータを用い、このDC-DCコンバータの内部で低電位 電源電圧を発生させ、半導体チップ1上の高電位電源電 圧パッド35に高電位電源電圧(Voon)を、低電位電 源電圧パッド37に低電位電源電圧(V。o,)を供給し ている。そして電源電圧制御回路33により、常に先に 高電位電源電圧(Voon)が印加され、その後に低電位 電源電圧が印加されるように制御されている。したがっ てシステム設計に際し、設計者は改めて2つの電源電圧 (Voon . Vool) の印加順序を考慮する必要はなく、 システム設計が容易となる。

【0039】図16 (a) および (b) は本発明の第4

16

の実施の形態のさらに他の変形例に係り、電源電圧制御回路33を半導体チップと同一チップ上に搭載した場合である。図16(a)においては2つの電源電圧(Voom, Voom)を受けるために2つのボンディングパッド35,37が設けられているが、図16(b)においては電源電圧制御回路33にはボンディングパッド35を介して高電位電源電圧(Voom)のみが供給されている。図16(b)においては、DC-DCコンバータ等を用い、電源電圧制御回路33の内部で低電位電源電圧(Voom)を発生させ、低電位電源電圧供給線27aと高電位電源電圧供給線27bを介して内部回路を構成している基本セル103に2つの電源電圧(Voom, Voom)を所定の順番で供給している。

【0040】(第5の実施の形態)上記第1~第4の実 施の形態においては、2つの電源電圧の場合について述 べたが、本発明は電源電圧の数を2つに限るものではな く、複数の電源電圧を利用する多電源集積回路において も同様に当てはまるものである。したがって、図17に 示すように、3つの電源電圧(Vool, Voon, Voom) の場合には、第1の電源電圧となる最も電圧の 高い電源電圧(Vゥゥゅ)を共通のnウェル54に対して 高電位電源電圧供給線27bを用いて供給すればよい。 たとえば $V_{\text{DDL}} = 1.5 \text{ V}, V_{\text{DDM}} = 2.0 \text{ V}, V_{\text{DDM}}$ = 3. 3 V, $\delta V_{DDL} = 1.9 V$, $V_{DDM} = 3.$ 3 V. Voom = 5 V等の組み合わせで良い。以下の説明 では中電位電源電圧(Vppm)を第3の電源電圧、低電 位電源電圧(V゚゚゚)を第2の電源電圧として説明する が、Voom を第2の電源電圧、Voom を第3の電源電圧 としても発明の本質を変えるものではない。

【0041】すなわち本発明の第5の実施の形態は第 1, 第2 および第3の3つの電源電圧を3つのp型MO Sトランジスタに供給する場合である。nウェルは図1 7に示すように共通のnウェル54でもよく、図18に 示すように独立した第1,第2,第3の3つのnウェル 73.23.43とから構成してもよい。この場合も第 3のp型MOSトランジスタ4のp^{*}型ソース領域44 と第3のnウェル43間に形成されるダイオードB。お よび第2のp型MOSトランジスタ5のp,型ソース領 域21と第2のnウェル23間に形成されるダイオード B. は逆パイアスされるので、何ら第2、第3のp型M OSトランジスタ5、4の動作に不都合は生じない。図 18においてはこの逆バイアス電圧に相当する基板バイ アス効果によるゲートしきい値電圧Vinの絶対値の増大 を補償するためにチャネル領域58,59にボロン(11 B・)等のp型不純物をイオン注入ししてゲートしきい 値電圧V.,を調整している。基板パイアス効果に対して は第2,第3のp型MOSトランジスタ5,4のゲート 長、ゲート酸化膜の厚さ等を調整してゲートしきい値電 圧V、、を調整してもよいことはもちろんである。またゲ 50 - ト幅を変えることによりドレイン電流の減少分を補償 してもよい。

【0042】図19は共通のnウェル54中に3つのp 型MOSトランジスタ3, 4, 5が形成された多電源集 積回路の断面図である。3つのp型MOSトランジスタ のそれぞれのp・型ソース領域74,44,21にはそ れぞれ3つの電源電圧Voom, Voom, Voom が印加さ れる。共通のnウェル54中に設けられたn^{*}型コンタ クト領域55を介して共通のnウェル54に高電位電源 電圧Vոո が印加されている。図20はn型基板11中 にp型MOSトランジスタ3, 4, 5を形成した場合で 10 ある。図19、および図20においてもV。。 とV。。 」 との差、V゚゚゚゚とV゚゚゚、との差に起因した基板バイアス 効果をイオン注入によるチャネルドープやゲート酸化膜 の厚み、ゲート長、ゲート幅の制御により調整すればp 型MOSトランジスタの動作速度の低下を回避できる。 【0043】図21(a)および(b)は高電位系,中 電位系、低電位系のp型MOSトランジスタに供給され る電源電圧Voom 、 Voom 、 Voom の供給順序を制御す る電源電圧制御回路33を具備した回路システムを示す 図である。半導体チップ1上に設けられた高電位電源電 20 圧パッド35、中電位電源電圧パッド36、低電位電源 電圧パッド37に対して常に最初に高電位電源電圧V ըը, が印加され図18, 19および20に示したダイオ ードB』, B」が順バイアスされないようにしている。 図21(a)は電源電圧制御回路33に3つの電源電圧 V_{DDR} , V_{DDR} , V_{DDL} を入力する場合であるが、DC -DCコンバータ等を用いて順序制御する場合は図21 (b) に示すように入力としてはVoom のみとし、DC -DCコンバータでVoom , Voot を生成してもよい。 また図22に示すように同一半導体チップ1上に電源電 圧制御回路33を搭載してもよい。

【0044】(第6の実施の形態)以上の説明において はCMOSを構成するp型MOSトランジスタについて 説明して来たが、本発明はСМОS中のn型MOSトラ ンジスタについても同様に適用できる。

【0045】図23は、ゲートアレイ方式により設計し た本発明の第6の実施の形態に係るCMOS多電源集積 回路の一部を示す等価回路で、図24は図23の等価回 路に示すCMOSを含む集積回路の平面図で、図25は 図24のII-II方向から見た模式的な断面図である。簡 単化のため、ととでは多電源集積回路として2つの電源 電圧(高電位電源電圧(Vss,))と低電位電源電圧(V 55())を用いる回路の場合について説明する。図23 に示すように、本発明の第6の実施の形態に係るCMO S多電源集積回路は、p型MOSトランジスタ43と、 n型MOSトランジスタ47からなるCMOSと、p型 MOSトランジスタ45とn型MOSトランジスタ49 からなるCMOSとで構成されている。第6の実施の形 態においては各CMOSに印加される電圧はV。。を基準 として測られるのでV_{ss}、が印加されるn型MOSトラ 50 の電位差は、n・型ソース領域265とp型基板1との

18

ンジスタ49が配置されるセルが高電位基本セルとな り、Vssn が印加されるn型MOSトランジスタ47が 配置されるセルが低電位基本セルとなる。そして図24 に示すように高電位基本セルと低電位基本セルとが、そ の境界線111を挟んで隣接して p型基板1内に配置さ れている。第1の電源電圧となる低電位電源電圧(∀ ss、)を供給する低電位電源電圧供給線27 v とこれと 一定の距離を保った第2の電源電圧となる高電位電源電 圧 (Vssn) を供給する高電位電源電圧供給線27uと が高電位基本セル及び低電位基本セルの上部を貫通して 配置されている。図25に示すようにp型基板1はp型 基板1に電源電圧を供給するためのp*型コンタクト領 域235を備えている。そして、第1のn型MOSトラ ンジスタ49は、ポリシリコンゲート電極242、n⁺ 型ドレイン領域219およびn゚型ソース領域209と を有している。また同様に、第2のn型MOSトランジ スタ47は、ポリシリコンゲート電極241、n*型ド レイン領域275、およびn・型ソース領域265とを 有している。

【0046】そして、例えば、図24および25に示す ように、層間絶縁膜の中に設けられるコンタクトホール 29wを介してp型基板1上に形成されたp*型コンタ クト領域235とVҕҕ。 電源電圧供給線27vとを接続 することにより低電位電源電圧がp型基板1に供給され る。n・型ドレイン領域275は信号配線81bを介し てp型MOSトランジスタ43のp¹型ドレイン領域7 9に接続され、n・型ドレイン領域219は信号配線8 laを介してp型MOSトランジスタ45のp^{*}型ドレ イン領域77に接続されている。

【0047】本発明の第6の実施の形態においては、高 電位基本セルを構成する第1のn型MOSトランジスタ 49と低電位基本セルを構成する第2のn型MOSトラ ンジスタ49が共にp型基板1中に形成され、このp型 基板1に低電位電源電圧(Vss,)を供給しているで2 つのpウェル間の電荷注入の問題は本来的に存在しな い。このため、高電位基本セルと低電位基本セルをリソ グラフィー上許される限界まで近接して配置し、チップ 面積の低減を図ることができる。

【0048】本発明の第6の実施の形態においては、高 電位基本セルを構成する第1のn型MOSトランジスタ 49のソース電圧に等しい低電位電源電圧(Vssc)が p型基板 1 に印加されているので、高電位基本セルに関 しては各部のポテンシャル分布は通常のn型MOSトラ ンジスタと同じである。一方、低電位基本セルを構成す る第2のn型MOSトランジスタ47においては、その ソース電圧である高電位電源電圧(Vssn)ではなく、 低電位電源電圧 (Vssl) がp型基板1に印加されると ととなるので、n・型ソース領域265とp型基板1と の間には電位差が生じることになる。しかしながら、こ

間に形成されるダイオードB。にとっては逆バイアスとなるので、この電位差によってn・型ソース領域265 - p型基板1間に電流が流れることはなく、従って、n型MOSトランシスタ47の動作には何ら影響を及ぼすことはないのである。

【0049】図26は本発明の第6の実施の形態の変形 例に係るCMOS多電源集積回路のn型MOSトランジ スタ側のみを示す模式的な断面図である。図26におい ては第1のn型MOSトランジスタ49は第1のpウェ ル331中に形成され、第2のn型MOSトランジスタ 10 47は第2のpウェル332中に形成されている。この ように髙電位基本セルの第1のn型MOSトランジスタ 49が形成されている第1のpウェル331と低電位基 本セルの第2のn型MOSトランジスタ47が形成され ている第2のpウェル332とは別個に設けられている が、この2つのpウェルは低電位電源電圧供給線を介し て互いに同電位となるように接続されている。すなわち 第2のpウェル332中の第2のp,型コンタクト領域 278上に開孔されたコンタクトホール、および第1の nウェル331中の第1のp,型コンタクト領域225 上に開孔されたコンタクトホールを介して互いに接続さ れている。つまり、第1、第2のpウェル231、23 2間の電位差が無いのでとの2つのpウェル間の電荷注 入が抑制されている。このため、高電位基本セルと低電 位基本セルを一定間隔で離して、この間の電気的抵抗を 高くする必要は無いので、両者を近接して配置し、チッ プ面積の低減を図ることができるのである。

【0050】図26において、高電位基本セルを構成す る第1のn型MOSトランジスタ49に対しては、その 電源電圧である低電位電源電圧(Vss,)がn^{*}型ソー ス領域209に印加されるので、この点では通常のn型 MOSトランジスタのバイアス関係と同様である。一 方、低電位基本セルを構成する第2のn型MOSトラン ジスタ275においては、第2のnウェル332には本 来の電源電圧である高電位電源電圧(Vssn)が印加さ れずに、低電位電源電圧(Vssc)が印加されることと なるので、n・型ソース領域265と第2のpウェル3 32との間には電位差が生じることになる。しかしなが ら、この電位差は、n・型ソース領域265と第2のp ウェル332との間に形成されるダイオードB。にとっ ては逆バイアスとなるので、この電位差によってn・型 ソース領域265-第2のpウェル332間に電流が流 れることはなく、従って、第2のn型MOSトランジス タ47の動作には何ら影響を及ぼすことはない。第1の pウェル331および第2のpウェル332間には電位 差がないので両者を接触させ共通のpウェルを構成して もよいことはもちろんである。

【0051】以上の説明においてはCMOS多電源集積 板211中に設けられたpウェル212に対して第1、 回路について説明して来たが、本発明はn型MOSトラ 第2のE型nMOS205,203を配置したが、pウンジスタ(以下「nMOS」という)のみからなる多電 50 ェル212のかわりに他のp型半導体領域、たとえばp

源集積回路についても同様に適用できる。図27(a)は本発明の第6の実施の形態の他の変形例としてエンハンスメント型(以下「E型」という)nMOS203と E型nMOS207からなる高電位基本セルとE型nMOS205とE型nMOS209からなる低電位基本セルとが隣接して配置されたE/E構成の等価回路を示す。E型nMOS203、205のゲート電極は自己のソース電極に直結されている。図27(b)はさらに他の変形例としてディブリーション型(以下「D型」という)nMOS204とE型nMOS207とからなる高電位セルと、D型nMOS206とE型nMOS209とからなる低電位セルとが隣接して配置されたE/D構成の等価回路を示す。

【0052】図28は図27(a)に示すE/E構成において、負荷側のトランジスタとなるE型nMOS203 およびE型nMOS205についてのみ着目した断面図である。図28の断面図に示されるようにE型nMOS(第2のn型MOSトランジスタ)203は、ゲートとなるポリシリコンゲート電極241と、ドレイン領域となるn、型拡散層232とを有している。同様に、E型nMOS205(第1のn型MOSトランジスタ)は、ゲートとなるポリシリコンゲート電極242と、ドレイン領域となるn、型拡散層233と、ソース領域となるn・型拡散層234とを有している。

【0053】第2のE型nMOS203および第1のE 型nMOS205は所定の半導体基板211に形成され た共通のpウェル212等のp型半導体領域中に共に形 成されている。半導体基板211はn型基板でもp型基 板でもかまわない。そしてpウェル212中に形成され たp・型コンタクト領域235に低電位電源電圧(V 。。」)が印加されている。図28において、低電位基本 セルを構成する第1のE型nMOS205においては、 その電源電圧である低電位電源電圧(V。。。)がn・型 ソース領域234に印加されるので、通常のnMOSの バイアス関係と同様である。一方、高電位基本セルを構 成する第2のE型nMOS203においては、pウェル 212には本来の電源電圧である高電位電源電圧 (V oom)が印加されずに、低電位電源電圧(Vool)が印 加されることとなるので、n・型ソース領域232とp ウェル212との間には電位差が生じることになる。し かしながら、との電位差は、n ・型ソース領域232と pウェル212との間に形成されるダイオード(pn接 合) B。 にとっては逆バイアスとなるので、この電位差 によってn*型ソース領域232-pウェル212間に 電流が流れることはなく、従ってE型nMOS203に 対し何ら影響を及ぼすことはない。図28では半導体基 板211中に設けられたpウェル212に対して第1、 第2のE型nMOS205,203を配置したが、pウ

型基板を用いてもよいことは第2の実施の形態と同様で ある。又第1, 第2のE型nMOS205, 203をそ れぞれ別個の第1, 第2のpウェル(p型半導体領域) 中に形成してもよいことは第1の実施の形態と同様であ る。より一般的には第1, 第2のnMOS205, 20 3を第1, 第2のp型半導体領域に形成してもよく、と の第1, 第2のp型半導体領域を接触させ一体として共 通のp型半導体領域としてもよい。本発明の第6の実施 の形態においては、第2のnMOS47, 203にはV рын - Vыс、相当分の基板バイアス効果が生じるが、こ れは第3の実施の形態と同様にチャネルドープイオン注 入やゲート長の調整等によりしきい値電圧を調整すれば

【0054】さらに第5の実施の形態と同様に3つの電 源電圧 (V_{DOM} , V_{DOM}) で動作する3つの nMOSを隣接して配置してもよい。また第4の実施の形 ppm . V ppm . V ppm) の印加順序を規定する電源電圧 制御回路を同一チップ上、又はチップ外に設けた回路シ ステムとすれば、システム設計が容易となる。

【0055】上記のように、本発明は第1乃至第6の実 施の形態によって記載したが、この開示の一部をなす論 述及び図面はこの発明を限定するものであると理解すべ きではない。この開示から当業者には様々な代替実施の 形態、実施例及び運用技術が明らかとなろう。図29は そのような代替実施の形態の一例としての4入力NAN Dゲートを示す。この代替実施の形態の一例としての4 入力NANDゲートはゲートアレイの配線チャネル格子 を構成する線X8, X3, X5, X4に沿った金属配線 (信号配線)の端部をそれぞれ入力端子A, B, C, D としている。入力端子Aは高電位基本セル103aを構 成するn MOS laおよび p MOS 2 a のゲートポリシ リコン領域71に接続されている。入力端子Bは高電位 基本セル103aを構成するnMOS1bおよびpMO S2bのゲートポリシリコン領域71に接続されてい る。入力端子Cは高電位基本セル103bを構成するn MOS1aおよびpMOS2aのゲートポリシリコン領 域71に、入力端子Dは高電位基本セル103bを構成 するnMOS1bおよびpMOS2bのゲートポリシリ コン71に接続されている。図示を省略しているが高電 40 位基本セル103aの最近接の上方には境界線111を 挟んで低電位基本セルが配置されている。線X9に沿っ て高電位 (Vppm) 電源供給線27bが形成され、pM OS2a, 2bのp ソース領域74およびnウェルの n・型コンタクト領域55に接続され、4つのpMOS を並列接続している。ことでnウェルは高電位基本セル のpMOS2a, 2bと共に、図示を省略した低電位基 本セルの p MOSを形成するための共通の n ウェルであ る。そして線X10に沿って低電位(Voo,)電源供給 線27aが配置され、低電位基本セルのpMOSのp*

ソース領域に低電位電源電圧(V。。、)を供給してい

22

【0056】さらに、線X2に沿ってVSS電源供給線 27sが形成され、nMOSlbのn*ソース領域76 およびpウェルのp・型コンタクト領域79に接続され ている。pウェルは上述の共通のnウェルの左側に隣接 して配置され、nMOSla、lbを形成している。線 X7に沿った信号配線の端部が出力端子Zとなり、この 出力端子Zが4つのpMOS2a, 2bの各p* ドレイ ン領域75および1つのnMOS1aのn ソース領域 76に接続されている。4つのnMOSla, lbは線 X3に沿った配線86を用いて互いに直列接続されてい る。図29に示す4入力NANDゲートだけに着目した 等価回路表示は基本的には図33と同じである。入力端 子A、B、C、Dはゲートアレイを形成している前段の 機能ブロックに、出力端子乙は後段の機能ブロックに所 定の配線により接続されている。これら前段又は後段の 機能ブロックとしては低電位基本セルの機能ブロックで もよい。また高電位電源供給線27b、低電位電源供給 20 線27 a、およびVSS電源供給線27 s は図示を省略 した他の機能ブロックの上部に延長されゲートアレイの 共通の電源配線となっている。このようにゲートアレイ を構成している種々の機能ブロックの機能、役割、特性 を詳細に検討し、たとえばクリティカルパス上にあるか 否か等、その特性に合わせて高電位基本セル又は低電位 基本セルのいずれかに分類し、配置できる。しかもこれ らの高電位基本セルと低電位基本セルを最近接の位置に 配置し、その間隔を極限まで短くできる。したがってし SIチップ全体として、低消費電力・高速動作を可能に しながら、ゲートアレイを構成するセル列を横方向に縮 小し、チップ面積を縮小できる。

【0057】第5の実施の形態では3種の電源電圧を用 いる多電源集積回路について述べたが、さらに4種以上 の電源電圧を用いる多電源集積回路に適用してもよい。 また上記第1~第5の実施の形態においてはnウェルー p基板構造およびn基板構造について述べたが、pウェ ル-n基板構造や、ツインウェル構造についても同様に あてはまることは、上記説明から容易に理解できるであ ろう。第6の実施の形態ではCMOS中のnMOSおよ びE/E構成、E/D構成のnMOSについて説明した が、これ以外の構成によるnMOSからなる論理ゲート や p型MOSトランジスタを含むnMOS論理ゲート に適用できることはもちろんである。このように、本発 明はここでは記載していない様々な実施の形態および実 施例を包含するということを理解すべきである。したが って、本発明はこの開示から妥当な、特許請求の範囲記 載の発明特定事項によってのみ限定されるものである。 [0058]

【発明の効果】以上説明したように、本発明によれば、 高速特性が要求される第1のp型MOSトランジスタに

髙電位電源電圧を供給し、クリティカルバス上にない等 により比較的高速特性が要求されない第2のp型MOS トランジスタに低電位電源電圧を供給し、高速・低消費 電力性能を担保すると同時に、低電位電源電圧で動作す る第2のp型MOSトランジスタのnウェルと高電位電 源電圧で動作する第1のp型MOSトランジスタのnウ ェルとを最近接の位置に配置し、これらのnウェルの間 には電位差が生じないようにできる。つまり、2つのn ウェル間を一定の距離だけ離間しなくてもこのnウェル 間の電荷注入を抑制し、回路の信頼性を向上させ、かつ 10 チップ面積の縮小化又は集積密度の向上が可能となる。

【0059】さらに、同一のセル列の第1のp型MOS トランジスタと第2のp型MOSトランジスタを同一の nウェル内に形成し、この同一のnウェルの電位を高電 位電源電圧とすることにより、ゲートアレイを構成する セル列をより一層横方向に縮小することができ、チップ 面積の縮小をさらに図ることができる。また、第1のp 型MOSトランジスタと第2のp型MOSトランジスタ を直接n型基板上に形成することも可能である。またn 型MOSトランジスタによっても同様な構成ができる。 したがって、高速、低消費電力、高集積密度のLSIの セミカスタム設計において、その設計の自由度が増大す

【0060】また、低電位基本セルを構成する第2のp 型MOSトランジスタのしきい値電圧を、第2のp型M OSトランジスタの動作時に生じるしきい値電圧の低下 分を見込んで決定すれば、第2のp型MOSトランジス タの動作時に生じる基板バイアス効果によるしきい値電 圧の絶対値の上昇を相殺することができるので、第2の p型MOSトランジスタの信号遅延を防ぐことができ、 従って、回路の動作速度を向上させることができる。

【0061】さらに、本発明によれば電源電圧制御回路 を設け第2のp型MOSトランジスタの形成されている nウェルに高電位電源電圧を印加した後にそのp・ソー ス領域に低電位電源電圧を印加する等のように複数の電 源電圧の印加順序をハードウェア構成としてあらかじめ 準備できるので、この多電源集積回路を利用してシステ ムを構成する際に、複数の電源電圧の印加順序を規定す る必要がなく、従って、システム設計を容易とすること ができる。

【0062】また本発明によれば、CMOSを構成する nMOS側やnMOS論理回路中のnMOSを多電源化 することも可能である。つまり、低電圧を自己のソース に印加した第1のn MOS および高電圧を自己のソース に印加して動作する第2のnMOSを隣接して配置する ことも可能となるので、高速、低消費電力で高集積密度 のCMOS論理回路やnMOS論理回路およびこれを用 いたシステムが提供できる。

【図面の簡単な説明】

源集積回路の一部を示す等価回路図である。

【図2】図1に示したCMOS多電源集積回路のp型ト ランジスタ側のみを示した平面図である。

【図3】図2の1-1方向から見た断面図である。

【図4】本発明の第2の実施の形態に係る多電源集積回 路の断面図である。

【図5】本発明第2の実施の形態に係る多電源集積回路 の平面図である。

【図6】本発明の第2の実施の形態の変形例に係る多電 源集積回路の断面図である。

【図7】配線チャネルに電源供給線を配置した場合の平 面図である。

【図8】本発明の第3の実施の形態に係る多電源集積回 路の断面図である。

【図9】本発明の第3の実施の形態に係る多電源集積回 路の変形例の断面図である。

【図10】本発明の第3の実施の形態に係る多電源集積 回路の他の変形例の断面図である。

【図11】本発明の第3の実施の形態に係る多電源集積 回路のさらに他の変形例の平面図である。

【図12】本発明の第3の実施の形態に係る多電源集積 回路のさらに他の変形例の断面図である。

【図13】本発明の第3の実施の形態に係る多電源集積 回路のさらに他の変形例の断面図である。

【図14】本発明の第4の実施の形態に係る多電源集積 回路システムに用いる半導体チップの一部の断面図であ る。

【図15】本発明の第4の実施の形態に係る多電源集積 回路システムを示す模式的な平面図である。

【図16】本発明の第4の実施の形態に係る多電源集積 回路システムの電源電圧制御回路を同一チップ上に搭載 した半導体チップの一部を示す平面図である。

【図17】本発明の第5の実施の形態に係る3電源集積 回路の一部を示す平面図である。

【図18】本発明の第5の実施の形態の変形例に係る断 面図である。

【図19】本発明の第5の実施の形態の他の変形例に係 る断面図である。

【図20】本発明の第5の実施の形態のさらに他の変形 例に係る断面図である。 40

【図21】本発明の第5の実施の形態のさらに他の変形 例に係る平面図である。

【図22】本発明の第5の実施の形態のさらに他の変形 例に係る平面図である。

【図23】本発明の第6の実施の形態に係るCMOS多 電源集積回路のn型MOSトランジスタ側を2電源とし た場合の等価回路図である。

【図24】本発明の第6の実施の形態に係るCMOS多 電源集積回路の平面図である。

【図1】本発明の第1の実施の形態に係るCMOS多電 50 【図25】図24のn型MOSトランジスタのII-II 方

向から見た断面図である。

【図26】本発明の第6の実施の形態の変形例に係るn型MOSトランジスタの断面図である。

【図27】図27(a)は本発明の第6の実施の形態のさらに他の変形例に係るE/E構成のnMOS多電源集積回路の一部を示す等価回路図で、図27(b)はE/D構成のnMOS多電源集積回路の一部を示す等価回路図である。

【図28】図27(a)の負荷側のn型MOSトランジスタのみを示す断面図である。

【図29】本発明の代替実施の形態の一例としての4入 カNANDゲートを示す平面図である。

【図30】従来のゲートアレイ方式の半導体集積回路を 示す模式的な平面図である。

【図31】図30のゲートアレイを構成する基本セルの一部を示す平面図である。

【図32】図31の基本セル上に金属配線を配置して論理機能ブロックを構成した場合の平面図である。

【図33】図32の論理機能ブロックとしての4入力NANDゲートを示す等価回路図である。

【図34】本発明に至る過程において本発明者らが検討 したゲートアレイ方式の多電源集積回路の断面図である。

【図35】本発明の前段階として本発明者らが検討した ゲートアレイ方式の多電源集積回路の平面図である。

【符号の説明】

l p型基板

3, 4, 5 p型MOSトランジスタ

7, 9, 203~207, 209 n型MOSトランジ

17, 47, 71, 241, 242 ゲート電極

11 n型基板

19、45、75、77、79 p* ドレイン領域

21, 25, 44, 74, 76 p*型ソース領域

2,3, 43, 53, 54, 73, 133 nウェル

*25,55,78 n 型コンタクト領域

27a, 27u 低電位電源供給線

27b. 27u 高電位電源供給線

27d, 85a VDD電源供給線

27e, 27f 宿号配線

27g 接地電位電源供給線

27s, 85b VSS電源供給線

29a, 29b, 29c, 29d, 29e, 29f コンタクトホール

10 29n, 29m, 29u, 29v, 29w コンタクト ホール

33 電源電圧制御回路

35 髙電位電源パッド

36 中電位電源パッド

37 低電位電源パッド

58,59 チャンネル領域

61, 62, 63, 64 しきい値を調整したp型MO Sトランジスタ

79,225,235,278 p*型コンタクト領域

20 81a, 81b, 86 信号配線

91 フィールド酸化膜

92 層間絶縁膜

98.99 ゲート酸化膜

101 半導体チップ

103 基本セル

105 セル列(ロウ)

107 配線チャネル

109 入出力回路

111 境界線

30 211 半導体基板

212, 331, 332 pウェル


218, 219, 231, 233, 275, 276 n


・ドレイン領域


232, 234 n ソース領域


[図3]


[図33]























【図7】









[図9]




[図10]




【図12】




【図13】




[図14]







[図18]




【図19】




【図20】







【図28】




【図29】




【図31】



[図32]



【図34】



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成13年11月9日(2001.11.9)

【公開番号】特開平10-74843

【公開日】平成10年3月17日(1998.3.17)

【年通号数】公開特許公報10-749

[出願番号] 特願平9-162634

【国際特許分類第7版】

H01L 21/8234 27/088

27/04

21/822

H03K 19/00

(FI)

H01L 27/08 102 B H03K 19/00 A

H01L 27/04 B

【手続補正書】

[提出日] 平成13年3月27日(2001.3.27)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧共給線とを有するCMOS集積回路において、

前記第1の高位電源電圧供給線に接続された第1のnウェルと

前記第1のnウェルの最近接となる位置に配置され、前記第1の高位電源電圧供給線に接続された第2のnウェルと

前記第1のnウェル中に形成され、前記第1の高位電源 電圧供給線に接続されたp⁺型ソース領域を有する第 1のpMOSトランジスタと、

前記第2のnウェル中に形成され、前記第2の高位電源 電圧供給線に接続されたp⁺型ソース領域を有する第 2のpMOSトランジスタと、

前記低位電源電圧供給線に接続されたn⁺型ソース領域及び前記第1のpMOSトランジスタのp⁺型ドレイン領域に接続されたn⁺型ドレイン領域とを有する第1のnMOSトランジスタと、

前記第2のpMOSトランジスタのp⁺型ドレイン領

域に接続されたn⁺ 型ドレイン領域とを有する第2の nMOSトランジスタとからなることを特徴とする多電 源集積回路。

【請求項2】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧供給線とを有するCMOS集積回路において、

前記第1の高位電源電圧供給線に接続されたn基板と、前記n基板中に形成され、前記第1の高位電源電圧供給 線に接続されたp⁺型ソース領域を有する第1のpMO Sトランジスタと、

前記n基板中において、前記第1のpMOSトランジス タに隣接して形成され、前記第2の高位電源電圧供給線 に接続されたp⁺型ソース領域を有する第2のpMO Sトランジスタと、

前記低位電源電圧供給線に接続されたn⁺ 型ソース領域及び前記第1のpMOSトランジスタのp⁺ 型ドレイン領域に接続されたn⁺ 型ドレイン領域とを有する第1のnMOSトランジスタと、

前記低位電源電圧供給線に接続されたn* 型ソース領域及び前記第2のpMOSトランジスタのp* 型ドレイン領域に接続されたn* 型ドレイン領域とを有する第2のnMOSトランジスタとからなることを特徴とする多電源集積回路。

【請求項3】 高位電源電圧を供給する高位電源電圧供給線、第1の低位電源電圧を供給する第1の低位電源電圧 E供給線、及び該第1の低位電源電圧よりも高く、前記 高位電源電圧より低い第2の低位電源電圧を供給する第 2の低位電源電圧供給線とを有するCMOS集積回路に おいて

前記第1の低位電源電圧供給線に接続された第1のp型 半導体領域と、

前記第1のp型半導体領域の最近接となる位置に配置され、前記第1の低位電源電圧供給線に接続された第2のp型半導体領域と、

前記第1のp型半導体領域中に形成され、前記第1の低位電源電圧供給線に接続されたn*型ソース領域を有する第1のnMOSトランジスタと、

前記第2のp型半導体領域中に形成され、前記第2の低位電源電圧供給線に接続されたn*型ソース領域を有する第2のnMOSトランジスタと、

前記高位電源電圧供給線に接続されたp⁺型ソース領域及び前記第1のnMOSトランジスタのn⁺型ドレイン領域に接続されたp⁺型ドレイン領域とを有する第1のpMOSトランジスタと、

前記高位電源電圧供給線に接続されたp⁺型ソース領域及び前記第2のnMOSトランジスタのn⁺型ドレイン領域に接続されたp⁺型ドレイン領域とを有する第2のpMOSトランジスタと、

とからなることを特徴とする多電源集積回路。

【請求項4】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧よりも低い低位電源電圧を供給する低位電源電圧供給線とを有する集積回路システムにおいて、

前記第1の高位電源電圧供給線に接続された第1のnウェル、前記第1のnウェルの最近接となる位置に配置され、前記第1のnウェルの最近接となる位置に配置され、前記第1の高位電源電圧供給線に接続されたp*型ソース領域を有する第1のpMOSトランジスタ、前記第2のnウェル中に形成され、前記第2の高位電源電圧供給線に接続されたp*型ソース領域を有する第2のpMOSトランジスタ、前記低位電源電圧供給線に接続されたn*型ソース領域及び前記第1のpMOSトランジスタのp*型ドレイン領域に接続されたn*型ドレイン領域に接続されたn*型ドレイン領域とを有する第1のnMOSトランジスタ、前記第2のpMOSトランジスタのp*型ドレイン領域とを有する第2のnMOSトランジスタとからなるCMOS集積回路と、

前記CMOS集積回路に接続され、前記第1の高位電源 電圧の供給の後に、前記第2の高位電源電圧を供給する 電源電圧制御回路とからなることを特徴とする多電源集 積回路システム。

【請求項5】 第1の高位電源電圧を供給する第1の高 位電源電圧供給線、該第1の高位電源電圧よりも低い第 2の高位電源電圧を供給する第2の高位電源電圧供給 線、該第1の高位電源電圧よりも低い第3の高位電源電 圧を供給する第3の髙位電源電圧供給線、及び該第2の 高位電源電圧よりも低い低位電源電圧を供給する低位電 源電圧供給線とを有する集積回路システムにおいて、 前記第1の高位電源電圧供給線に接続された第1のnウ ェル、前記第1のnウェルの最近接となる位置に配置さ れ、前記第1の高位電源電圧供給線に接続された第2の nウェル、前記第1のnウェル若しくは前記第2のnウ ェルの最近接となる位置に配置され、前記第1の高位電 源電圧供給線に接続された第3のnウェル、前記第1の nウェル中に形成され、前記第1の高位電源電圧供給線 に接続されたp⁺型ソース領域を有する第1のpMO Sトランジスタ、前記第2のnウェル中に形成され、前 記第2の高位電源電圧供給線に接続されたp⁺型ソー ス領域を有する第2のpMOSトランジスタ、前記第3 のnウェル中に形成され、前記第3の高位電源電圧供給 線に接続されたp⁺型ソース領域を有する第3のpM OSトランジスタ、前記低位電源電圧供給線に接続され たn⁺ 型ソース領域及び前記第1のpMOSトランジ スタのp⁺ 型ドレイン領域に接続されたn⁺ 型ドレイ ン領域とを有する第1のnMOSトランジスタ、前記第 2のpMOSトランジスタのp⁺型ドレイン領域に接 続されたn⁺ 型ドレイン領域とを有する第2のnMO Sトランジスタ、前記第3のpMOSトランジスタのp 型ドレイン領域に接続された n * 型ドレイン領域と を有する第3のnMOSトランジスタとからなるCMO S集積回路と、

前記CMOS集積回路に接続され、前記第1の高位電源 電圧の供給の後に、前記第2及び第3の高位電源電圧を 供給する電源電圧制御回路とからなることを特徴とする 多電源集積回路システム。

【請求項6】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧よりも低い低位電源電圧を供給する低位電源電圧供給線とを有する集積回路システムにおいて、

前記第1の高位電源電圧供給線に接続されたn基板、前記n基板中に形成され、前記第1の高位電源電圧供給線に接続されたp*型ソース領域を有する第1のpMOSトランジスタ、前記n基板中において、前記第1のpMOSトランジスタに隣接して形成され、前記第2の高位電源電圧供給線に接続されたp*型ソース領域を有する第2のpMOSトランジスタ、前記低位電源電圧供給線に接続されたn*型ソース領域及び前記第1のpMOSトランジスタのp*型ドレイン領域に接続されたn*型ドレイン領域とを有する第1のnMOSトランジスタ、前記低位電源電圧供給線に接続されたn*型ドレイン領域とを有する第1のnMOSトランジスタ、前記低位電源電圧供給線に接続されたn*型ソース領域及び前記第2のpMOSトランジスタのp*型ドレイン領域に接続されたn*型ドレイン領域と

を有する第2のnMOSトランジスタとからなるCMO S集積回路と、

前記CMOS集積回路に接続され、前記第1の高位電源 電圧の供給の後に、前記第2の高位電源電圧を供給する 電源電圧制御回路とからなることを特徴とする多電源集 積回路システム。

【請求項7】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧供給場とを有するn MO S集積回路において、

前記第2の高位電源電圧供給線に接続された第1のpウェルと。

前記第1のpウェルの最近接となる位置に配置され、前記第2の高位電源電圧供給線に接続された第2のpウェルと、

前記第1のpウェル中に形成され、前記第1の高位電源 電圧供給線に接続されたn⁺ 型ソース領域を有する第 1のエンハンスメント型nMOSトランジスタと、

前記低位電源電圧供給線に接続された n * 型ソース領域、前記第1のエンハンスメント型 n MOSトランジスタの n * 型ドレイン領域に接続された n * 型ドレイン領域、及び前記第1のエンハンスメント型 n MOSトランジスタのゲート電極に接続されたゲート電極とを有する第2のエンハンスメント型 n MOSトランジスタと、前記第2の p ウェル中に形成され、前記第2の高位電源電圧供給線に接続された n * 型ソース領域を有する第3のエンハンスメント型 n MOSトランジスタと、前記低位電源電圧供給線に接続された n * 型ソース領

関記版位電源電圧供給級に接続ともに用 生力 人間 域、前記第3のエンハンスメント型nMOSトランジスタのゲート電極に接続され、且つ前記第2のエンハンスメント型nMOSトランジスタのゲート電極とは独立のゲート電極とを有する第4のエンハンスメント型nMOSトランジスタとからなることを特徴とする多電源集積 回路

【請求項8】 第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧供給線、及び該第2の高位電源電圧よりも低い低位電源電圧を供給する低位電源電圧供給線とを有するnMOS集積回路において、

前記第2の高位電源電圧供給線に接続された第1のpウェルと

前記第1のpウェルの最近接となる位置に配置され、前記第2の高位電源電圧供給線に接続された第2のpウェルと、

前記第1のpウェル中に形成され、前記第1の高位電源電圧供給線に接続されたn⁺ 型ソース領域を有する第1のディブリーション型nMOSトランジスタと、前記第2のpウェル中に形成され、前記低位電源電圧供給線に接続されたn⁺ 型ソース領域、前記第1のディブリーション型nMOSトランジスタのn⁺ 型ドレイン領域に接続されたn⁺ 型ドレイン領域、及び前記第1のディブリーション型nMOSトランジスタのゲート電極に接続されたゲート電極とを有する第1のエンハンスメント型nMOSトランジスタと、

前記第2のpウェル中に形成され、前記第2の高位電源電圧供給線に接続されたn⁺型ソース領域を有する第2のディブリーション型nMOSトランジスタと、前記低位電源電圧供給線に接続されたn⁺型ソース領域、前記第2のディブリーション型nMOSトランジスタのn⁺型ドレイン領域に接続されたn⁺型ドレイン領域、及び前記第2のディブリーション型nMOSトランジスタのゲート電極に接続され、且つ前記第1のエンハンスメント型nMOSトランジスタのゲート電極とは独立のゲート電極とを有する第2のエンハンスメント型nMOSトランジスタとからなることを特徴とする多電源集積回路。

[請求項9] 複数の規則的に配列された基本セルからなるゲートアレイを有し、第1の高位電源電圧を供給する第1の高位電源電圧供給線、該第1の高位電源電圧よりも低い第2の高位電源電圧を供給する第2の高位電源電圧よりも低い低位電源電圧供給線、及び該第2の高位電源電圧よりも低い低位電源電圧供給線とを有する集積回路において、前記ゲートアレイが前記第1の高位電源電圧供給線に接続された第1のnウェル、前記第1のnウェル中に形成され、前記第1の高位電源電圧供給線に接続されたp*型ソース領域を有する第1のpMOSトランジスタ、及び前記低位電源電圧供給線に接続されたn*型ソース領域及び前記第1のpMOSトランジスタのp*型ドレイン領域に接続されたn*型ドレイン領域とを有する第1のnMOSトランジスタとからなる高電位基本セルと、

前記高電位基本セルに隣接し、前記高電位基本セルに沿って一列に配列され、前記第1の高位電源電圧供給線に接続された第2のnウェル、前記第2のnウェル中に形成され、前記第2の高位電源電圧供給線に接続されたp*型/一ス領域を有する第2のpMOSトランジスタ、及び前記低位電源電圧供給線に接続されたn*型/一ス領域及び前記第2のpMOSトランジスタのp*型ドレイン領域に接続されたn*型ドレイン領域とを有する第2のnMOSトランジスタとからなる低電位基本セルとからなることを特徴とする多電源集積回路。